华为芯片技术取得突破

kawara

kaiak 发表于 2026-5-29 18:14
华为是折叠 cell to cell  台积电是堆叠. chip to chip.

欧美系问题还是因为脱实向虚, 鄙视制造业, 设 ...

反正现在只是理论初级阶段，随便他怎么说

石堡

kaiak 发表于 2026-5-29 18:14
华为是折叠 cell to cell  台积电是堆叠. chip to chip.

欧美系问题还是因为脱实向虚, 鄙视制造业, 设 ...

两个问题。
一，logicfolding是华为的突破，有多好今年就见分晓。
二，韬定律是华为企图扩大涵括范围，成为全栈指导思想。但是这种想法并不新鲜 别家早就在做，不仅包含logicfolding. 被广泛接受的可能性比较小。

石堡

石堡 发表于 2026-5-30 07:54
两个问题。
一，logicfolding是华为的突破，有多好今年就见分晓。
二，韬定律是华为企图扩大涵括范围，成 ...

logicfolding能做到，是华为到中芯一系列技术环节的进展，也包括相关的工具开发商或机构。
一说韬定律，就变成老总的功劳了。
如果做得好的话，logicfolding应该充分肯定，韬定律就算了。

superdigua

石堡 发表于 2026-5-30 08:01
logicfolding能做到，是华为到中芯一系列技术环节的进展，也包括相关的工具开发商或机构。
一说韬定律， ...

问题在于, logicfolding 并不是华为独创.

台积电博通, 已经在这方面实施很多年了

石堡

石堡 发表于 2026-5-30 08:01
logicfolding能做到，是华为到中芯一系列技术环节的进展，也包括相关的工具开发商或机构。
一说韬定律， ...

以前有位铁道部长当了院士，理由是他提出客车要提速，货车要重载的科学思想，让中国铁路运输效率大大提升。
如果说是他推动了当时的提速和重载这没问题，如果说他提出思想，这思想铁路行业已经做了一百年了。
但是这样一来，很多铁路专家的辛勤工作，就被部长代表了。
华为大概也是想造星。

石堡

superdigua 发表于 2026-5-30 08:13
问题在于, logicfolding 并不是华为独创.

台积电博通, 已经在这方面实施很多年了 ...

台积电是堆叠封装吧？
类似logicfolding存储芯片是有的，相对容易做到。
所以华为-中芯是技术进步，不是指导思想的发现。

superdigua

石堡 发表于 2026-5-30 08:23
台积电是堆叠封装吧？
类似logicfolding存储芯片是有的，相对容易做到。
所以华为-中芯是技术进步，不是 ...

台积电博通在过去几十年, 一直尽全力提升芯片效能, 而不仅仅是坐等 ASML 提升精度.

logicfolding 在初始阶段难度并不高, 早被全面使用.

存储芯片并不是台积电博通的主要产品.

石堡

superdigua 发表于 2026-5-30 08:46
台积电博通在过去几十年, 一直尽全力提升芯片效能, 而不仅仅是坐等 ASML 提升精度.

logicfolding 在初始 ...

举个台积电的例子？
包括这几天被提到的台积电SoIC等都是封装。

superdigua

石堡 发表于 2026-5-30 08:52
举个台积电的例子？
包括这几天被提到的台积电SoIC等都是封装。

台积电是否采用了 logicfolding 类似技术, 请举例.

AI:

1. 问题质量评分与审计声明

    问题质量评分：85/100

    审计发现与假设挑战：

        概念绑定漏洞：“Logic Folding（逻辑折叠）”是华为海思在 2026 年 5 月 25 日 IEEE ISCAS 大会上正式提出的“韬定律（τ Scaling Law）”的核心营销与架构名词。你潜在的假设将其视为了通用行业标准技术。台积电（TSMC）在官方路线图中绝不会采用竞争对手定义的商业名词。

        核心约束盲点：你可能低估了两者背后的战略差异。华为提出 Logic Folding 是在缺乏 EUV 光刻机背景下的“系统级自救”（通过空间折叠换取时间延时红利）；而台积电依然拥有物理微缩（N2、A16、A14 制程）的主动权。

        客观事实结论：台积电虽不使用该名词，但在晶体管层级与微观电路层级，早已部署并演进着底层物理原理完全相同、且工艺精度更高的对标技术。

2. 核心概念 MECE 拆解：什么是 Logic Folding？

为了精准对标，必须剥离商业外壳，将 Logic Folding 解构为两个相互独立、完全穷尽的物理维度：

    维度 A（晶体管/门电路级垂直重构）：打破传统 2D 平面布局，在微观标准单元（Standard Cell）内部将逻辑器件进行三维垂直堆叠，压缩信号行进路径，从而斩断 RC 延时。

    维度 B（电路/系统级异构融合）：将数字、模拟、存储等不同功能的电路层通过超高密度互连进行垂直层叠，把“平面城市改为摩天大楼”。

3. 台积电的对标技术与实例
3.1 晶体管/门电路级：CFET 与单片三维集成（Monolithic 3D）

在晶体管和标准单元级别，台积电对应的绝对核心技术是 CFET（Complementary FET，互补场效应晶体管）。

    技术原理：传统制程中 n-FET 和 p-FET 是并排平铺的。台积电的 CFET 技术直接将 n-FET 和 p-FET 在垂直方向上进行单片式（Monolithic）上下堆叠，在物理上直接完成了标准单元的“空间折叠”，可实现 1.5 倍至 2 倍的晶体管密度提升。

    台积电实例（事实依据）：

        在 IEDM 2023/2024 期间，台积电率先研发出栅极间距（Gate Pitch）在 48nm 以下的单片 CFET 反相器（Inverter）。

        在 IEDM 2025 大会上，台积电进一步确认完成了下一代 101 级 3D 单片 CFET 环形振荡器（Ring Oscillator） 的功能验证，并展示了全球最小的 6T SRAM 晶圆单元。这证明台积电在门电路级别的垂直“折叠”工艺上已经走在行业前列，预计将在 10Å（1nm）或 7Å 节点正式导入。

3.2 电路/系统级：TSMC SoIC（系统整合芯片）

在电路与架构级别，台积电对应的是 3DFabric 平台中的 SoIC（System on Integrated Chips）技术，特别是无凸块（Bump-less）的混合键合（Hybrid Bonding）技术。

    技术原理：这并非传统的 3D 封装（如将完全独立的 Chiplet 平铺在基板上），而是利用亚微米级的超高密度铜-铜混合键合，在晶圆级将不同功能的电路面贴面（Face-to-Face）折叠在一起，其互连密度和延迟表现极度逼近单片集成。

    量产实例（事实依据）：

        AMD 3D V-Cache 技术：这是台积电 SoIC-COW（Chip-on-Wafer）工艺最典型的量产代表。AMD 将底层的逻辑计算核心（CCD）与上层的 SRAM 存储缓存（L3 Cache）进行极其紧密的垂直重叠。这正是将“逻辑电路”与“存储电路”在垂直空间折叠的工程实例，使片内通信延迟大幅下降，突破了传统 2D 布局的物理极限。

石堡

superdigua 发表于 2026-5-30 09:00
台积电是否采用了 logicfolding 类似技术, 请举例.

AI:

所以证明几点
1.华为没有原理创新
2.台积电只有门级实现。
3.SoIC是晶圆紧密封装。

华为的logicfolding面对散热和良率两大问题，做得好，肯定是突破，做不好就是吹牛。
对台积电来讲，可能主要是不必要做，因为有euv.

石堡

有一点疑惑。
这些问题的处理，应该是中芯对台积电。
华为海思做设计应该是某种意义上对标NV的。
是中芯低调，还是华为抢戏？

superdigua

石堡 发表于 2026-5-30 09:33
有一点疑惑。
这些问题的处理，应该是中芯对台积电。
华为海思做设计应该是某种意义上对标NV的。

台积电很多时候是帮助设计公司实现.

例如, AMD 3D V-Cache 和Cerebras 提出的 SoW（System-on-Wafer，系统级晶圆）技术.

还有 特斯拉的 Dojo ExaPOD: InFO-W (Integrated Fan-Out Wafer-level packaging)

superdigua

石堡 发表于 2026-5-30 09:26
所以证明几点
1.华为没有原理创新
2.台积电只有门级实现。

>>2.台积电只有门级实现。

应该说, 台积电是高阶实现, 华为是初阶试探.

台积电之所以现在不关注这方面, 是因为, 几十年前就做完了.

石堡

superdigua 发表于 2026-5-30 09:40
台积电很多时候是帮助设计公司实现.

例如, AMD 3D V-Cache 和Cerebras 提出的 SoW（System-on-Wafer，系 ...

是的，所以实现的主角是中芯。
并不是and或nv不会设计多层，而是台积电不做，不值得做或目前不必要投资去做，晶圆级集成可以了。
华为芯片如果成功的话，那是这些年中芯在受限的条件下卷出来的。

superdigua

石堡 发表于 2026-5-30 09:54
是的，所以实现的主角是中芯。
并不是and或nv不会设计多层，而是台积电不做，不值得做或目前不必要投资去 ...

台积电之所以现在不关注这方面, 是因为, 很多年前就做完了.

tumbleweed

为什么我看微视频，国内博主都是各种嘲讽“套”定律，这里捧的人还不少啊

石堡

superdigua 发表于 2026-5-30 09:55
台积电之所以现在不关注这方面, 是因为, 很多年前就做完了.

这话就不必要了。
台积电以前没做完，现在也很关注，也在继续做。
在摩尔定律仍然有效，或台积电还有明显优势的时候，不需要去卷而已。
将来一定会做的。

superdigua

石堡 发表于 2026-5-30 10:03
这话就不必要了。
台积电以前没做完，现在也很关注，也在继续做。
在摩尔定律仍然有效，或台积电还有明显 ...

你对台积电有一种很奇特的轻视: 尽管台积电在芯片制造方面遥遥领先这么多年, 却挡不住华为弯道超车.

发展到 7 纳米后, 散热问题就很难通过什么 Logic Folding 来缓解.

台积电博通的 Logic Folding, 早已转向晶圆内部.

石堡

superdigua 发表于 2026-5-30 11:04
你对台积电有一种很奇特的轻视: 尽管台积电在芯片制造方面遥遥领先这么多年, 却挡不住华为弯道超车.  
...

你大概不理解logicfolding就是晶圆内，因为晶圆内散热才不好处理。再去问问ai:)
台积电应该是有点不爽，本来是为后摩尔时代做的技术储备，被华为抢先发表了。
怀疑华为不在发表芯片的同时而是先发表文章，是不是因为台积电也准备推出芯片了。

superdigua

石堡 发表于 2026-5-30 11:33
你大概不理解logicfolding就是晶圆内，因为晶圆内散热才不好处理。再去问问ai:)
台积电应该是有点不爽， ...

嗯, 是晶圆内.

AI:

❌ 盲点一：“等效 1.4nm” 是一种地表投影面积的“数字游戏”

华为宣称通过 Logic Folding 在 2031 年实现等效 1.4nm（14Å）的晶体管密度（目标约 238 MTr/mm²）。请注意“等效”二字。
它的物理光刻线宽（Pitch）并没有缩小，依然受限于国内现有的成熟 DUV/SAQP 工艺。它只是把平铺的晶体管叠成了两层，如果从正上方往下看（地表投影），单位面积内的晶体管数量翻倍了。这无法改变单个晶体管自身的物理电容、功耗以及制造成本。这是架构上的自救，不是光刻物理上的突破。

❌ 盲点二：两层主动发热逻辑层的“散热死结”

3D 封装（如 AMD 3D V-Cache）之所以能成功，是因为它把“发热量极低”的 SRAM 存储层叠在“发热量大”的 CPU 计算层上。但 Logic Folding 是把发热最猛烈的逻辑计算单元上下对折。
中间夹层（Middle Layer）处于热阻黑洞中，热量极难排散。在手机（如即将到来的 Mate 90 麒麟芯片）狭小的无风扇空间内，如果无法解决局部热点（Hotspots），芯片一热就会迅速降频，宣称的“性能大幅提升”在长时负载下极易沦为海市蜃楼。

❌ 盲点三：良率的指数级塌方

传统 2D 芯片的良率计算公式遵循指数衰减。逻辑折叠需要将两个逻辑层精确键合，并打通数以百万计的微型通孔。任何一层有微小的尘埃或对齐偏差，整片晶圆直接报废。在缺乏先进制程高精度设备的背景下，强行在晶圆内搞多层折叠，其综合良率（Yield Rate）和商业成本将面临极其严酷的考量。

fabrica

tumbleweed 发表于 2026-5-30 09:59
为什么我看微视频，国内博主都是各种嘲讽“套”定律，这里捧的人还不少啊 ...

虚虚实实，不用太当回事，但有一点可以确定，中国人是在花大力气实现芯片的自产而且进步很快，光刻机以后也一定会跟上。
这个世界上的规律是，当中国人郑重涉足某个行业的时候，这一行肯定会被搞滥，最后没法做。

石堡

superdigua 发表于 2026-5-30 11:44
嗯, 是晶圆内.

AI:

是的，前面已经说过，散热和良率，如果解决了是突破，解决不好是吹牛。
而且我认为如果有突破也主要是在中芯那边。

kaiak

石堡 发表于 2026-5-30 07:54
两个问题。
一，logicfolding是华为的突破，有多好今年就见分晓。
二，韬定律是华为企图扩大涵括范围，成 ...

当然华为这个技术路线 不是什么石破天惊，毁天毁地的大事件。

重点是华为或者说国中国系 本身就是要去掌握 高端芯片 全链条的可控。
他走这个cell to cell折叠路线, 是对中系自己来说的最优解。都是要一个一个啃,换个赛道难道不能好一点吗？做全新生态是不是竞争力更高一些？


台积电做代工厂虽然也参与设计和技术的优化，但是他并没有能力控制全链条。同样，美国也没有。河南也没有。日本也没有。
这里面一个人要改，他就得考虑其他几个环节的利益。
如果说摩尔定律里面的物理极限真的存在。现有芯片大厂也有堆叠或者折叠的技术积累。
那么这全链条里面各个方面愿意为转换路线付出多大代价呢？多方统筹效率是不是高过中系厂家 ？



说不定若干年后,跨阵营技术互换成为可能,  
如同头油塔拿混动技术换奔驰的柴油技术。


所以华为这个不是技术路线的问题。
是方法论和竞争博弈论的问题。
一方追赶另一方。一方面他要自己加快速度。还要防止落入前面对手设下的陷阱.
那么作为落后的选手，他也要想办法 分散前面那个发力方向 .


不过话说回来，折叠技术也许是个死局。

石堡

kaiak 发表于 2026-5-30 13:56
当然华为这个技术路线 不是什么石破天惊，毁天毁地的大事件。

重点是华为或者说国中国系 本身就是要去掌 ...

这个事我一直持这样一种看法，logicfolding是突破，这一点没问题。 韬定律言过其实，比较多算marketing, 那些是大家多年来都这样做的。

至于台积电，我认为华为的竞争有助于技术进步。台积电也在后台搞很多东西，但是没人竞争他会按他最好的商业利益慢慢搞，一点一点拿出来。

这也没有太多全产业链的问题，台积电和NV,AMD,Apple有点类似中芯国际和华为。
设计很重要，这在华为。对中国来说，制造现在更关键，这在中芯。

如果中芯死卷做成了芯片，华为说是我的韬定律指导，现在当然中国是国家战略，大家都没话说·。
以前国内一些公司不愿和华为合作，不是完全没有理由。

Perth好

打破帝国主义封锁

fabrica

石堡 发表于 2026-5-30 14:16
这个事我一直持这样一种看法，logicfolding是突破，这一点没问题。 韬定律言过其实，比较多算marketing,  ...

中国光刻机已经有了，几年后估计能做到比较低制程，
现在放出一个消息就是说你别做梦卡我了，我制程差一点也能做出牛芯片凑合用，是说给外国厂商听的。

这个光刻机中国一定会搞出来的，经济政治意义都是非凡的。

kaiak

石堡 发表于 2026-5-30 14:16
这个事我一直持这样一种看法，logicfolding是突破，这一点没问题。 韬定律言过其实，比较多算marketing,  ...

其实现在芯片产业的竞争
就是比的谁的动员能力，高效组织能力和耐力和长远的规划能力 .

欧美系产业这边你离开了钱，那就别谈了。如果美国还有当年的魄力的话也行。

中戏这边别的不说，不管怎么骂，怎么恶心他,离开了钱还能谈点东西。

还有是欧美这边。高科技的泡沫已经吹的挺大的了，再往上吹有点儿危险。
中戏这边刚冒了个小泡。离大泡沫还挺远的呢。还能再吹好一阵呢。