|
彭博社：华为芯片技术取得突破，有望缩短与台积电差距 华为技术有限公司表示，已找到一条缩短其与行业龙头台积电差距的新路径，可能在不依赖最先进设备的情况下，实现先进半导体制造突破。 目前，台积电的能力与华为及其制造伙伴中芯国际所能生产的芯片之间，大约存在五年差距。 华为半导体负责人何庭波周一在一场芯片会议上罕见公开露面时表示，华为将于2031年开始使用自有“LogicFolding”技术制造1.4纳米芯片。而台积电此前表示，将在2028年开始量产同类产品。 这位高管表示，她的团队已经找到了一条“可持续演进”的道路。她周一演讲后对记者表示，即使不使用荷兰供应商阿斯麦控股公司的极紫外光刻机，华为也能显著提升自身芯片制造能力。 极紫外光刻机被广泛认为是生产尖端半导体所必需的设备，而中国无法获得这类设备。 何庭波还表示，今年秋季推出的麒麟手机芯片将率先采用LogicFolding架构。 该架构通过增加芯片所搭载的晶体管数量，并优化数据传输速度，来提升芯片性能。 她说：“今年我们为整个行业准备了一个惊喜。不是饱和，不是延续，而是一次大跃进”。 何庭波周一宣布这一消息后，包含多家中国主要芯片企业的上证科创板50指数升至纪录高位。中芯国际股价上涨逾18%，同为晶圆代工企业的华虹半导体有限公司则触及20%的日涨停。 如果华为能够大规模制造1.4纳米半导体，就意味着它正在打破行业共识，即量产5纳米或更先进芯片必须依赖阿斯麦极紫外光刻机。这类半导体被用于驱动最先进的人工智能技术。 纳米这一衡量标准用于表示芯片上晶体管的尺寸。晶体管越小，一块芯片上能够容纳的晶体管就越多，芯片性能也就越强。 阿斯麦的极紫外光刻机被视为缩小晶体管尺寸的关键设备，并被台积电、三星电子和英特尔等全球领先芯片制造商广泛用于量产。 何庭波还表示，LogicFolding架构基于华为自己的韬（τ）定律（Tau Scaling Law）。这是这家中国公司为对标摩尔定律而采用的一项原则。几十年来，摩尔定律一直是全球芯片行业的指导规律。摩尔定律以英特尔联合创始人戈登·摩尔命名，大意是芯片中的晶体管数量大约每两年翻一番。不过，包括何庭波在内的许多业内人士都表示，近年来这一节奏已经放缓。 何庭波表示，在美国出口管制打击之后，华为基于摩尔定律的制程缩放努力在六年前触及瓶颈。她的团队随后提出一种新的“时间缩放”方法，以取代全球行业长期奉为黄金标准的路径。华为这项新原则似乎侧重于提高晶体管的数据传输速度，以弥补缺乏最先进设备、无法进一步大幅缩小这些元件尺寸的不足。 何庭波说：“我们看到，时间缩放能够在器件、电路、芯片和系统层面带来强大收益”。她还表示，过去六年里，华为已基于韬（τ）定律（Tau Scaling Law）设计并制造了381款芯片。华为在另一份声明中称，公司将这项新原则称为“何氏定律”，以此向其芯片负责人致意。 IDC中国研究公司董事总经理霍锦洁表示，韬（τ）定律是对半导体行业当前一些趋势的总结，但这似乎是首次有公司试图将这些想法整合成一套连贯理论。 霍锦洁说：“它也可能为中国半导体行业突破制程节点限制提供一个新的参考点”。 这家深圳公司此前已申请过一些专利，显示其正在尝试所谓自对准四重图形化技术，即SAQP。这项技术可能使其无需阿斯麦极紫外光刻机也能生产先进芯片。四重图形化是一种在硅晶圆上多次刻蚀线条的技术，用以提高晶体管密度，从而提升性能。 尽管华为过去几年持续改进自身技术，但目前尚不清楚，它是否真的能通过探索一条非主流路径，达到芯片制造的最前沿水平。 在美国主导、持续多年的多国行动收紧先进芯片和设备出口之后，中国人工智能发展受到一定限制。华为一直处在北京推动半导体自给自足的最前沿。 去年9月，华为公布了一项为期三年的路线图，计划推出一系列人工智能芯片，以填补英伟达公司留下的空白。英伟达最先进的半导体已被禁止出口至中国。   来源： https://www.bloomberg.com/news/a ... ?srnd=homepage-asia    By Bloomberg News May 25, 2026 at 11:30 AM GMT+10 Updated on May 25, 2026 at 7:06 PM GMT+10 |
